(19) []本国特許庁 (JP)

(51) Int.Cl.5

(12) 公開特許公報(A)

庁内整理番号

識別記号

(11)特許出顧公開番号

特開平4-246745

技術表示箇所

(43)公開日 平成4年(1992)9月2日

G 0 6 F 12/06 12/02 12/08 15/16	5 7 0 8841-5B 3 H 7232-5B	
		審査請求 未請求 請求項の数5(全 7 頁)
(21)出願番号	特顯平3-11967	(71)出願人 000001007 キヤノン株式会社
(22)出願日	平成3年(1991)2月1日	東京都大田区下丸子3丁目30番2号 (72)発明者 出井 克人 東京都大田区下丸子3丁目30番2号 キヤ ノン株式会社内
	•	(7八分班 公理十二位 唐徳 (外1名)


FΙ

(54) 【発明の名称】 メモリアクセス方式

(57)【要約】

[目的] マルチプロセツサシステムにおいて、各プロセッサが他のプロセッサの固有メモリへのアクセスをシステム共通のアドレス空間を介して行う。

[構成] マルチプロセツサシステムの各プロセツサから 他のプロセッサの固有メモリに対するアクセスは、まず システム共通のアドレス空間をなす中間実アドレスへア ドレス変換を実行し、次に中間実アドレスから目的のメ モリの実アドレスにアドレス変換を実行することによつ て行われる。



【特許請求の範囲】

【請求項1】 複数のプロセッサが共通の伝送媒体を介 して接続されたシステムにおいて、前記複数のプロセツ サ各々に当該プロセッサに前記伝送媒体を介さずに接続 された固有記憶手段と、当該プロセッサからのアドレス を前記固有記憶手段にアクセスするためのアドレスに変 換する第1のアドレス変換手段と、当該プロセッサから のアドレスを前配伝送媒体に送出するためのアドレスに 変換するための第2のアドレス変換手段と、当該プロセ ッサからのアドレスを当該プロセッサの前記固有記憶手 10 段にアクセスするためのアドレスに変換するための第3 のアドレス変換手段とを設けたことを特徴とするメモリ アクセス方式。

【請求項2】 前記システムに前記伝送媒体を介して前 記複数のプロセツサに接続された共有記憶手段を設けた ことをを特徴とする請求項第1項に記載のメモリアクセ ス方式。

【請求項3】 前記共有記憶手段が前記伝送媒体からの アドレスにより直接アクセス可能であることを特徴とす る請求項第2項に記載のメモリアクセス方式。

前記システムに前記伝送媒体からのアド 【請求項4】 レスを前記共有記憶手段にアクセスするためのアドレス に変換するための第4のアドレス変換手段を設けたこと を特徴とする請求項第2項に記載のメモリアクセス方 式.

前記システムに、前記伝送媒体を介して 【請求項5】 接続され、前記伝送媒体からのアドレスによりアクセス 可能な入出力制御手段を設けたことを特徴とする請求項 第1項に記載のメモリアクセス方式。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明はメモリアクセス方式に関 し、特に、マルチプロセツサシステムに使用されるメモ リアクセス方式に関するものである。

[0002]

【従来の技術】従来、マルチプロセツサシステム(以 下、システムという)においては、全てのプロセツサか らアクセスされる共有メモリを有する構成、また処理効 率の向上のため共有メモリに加えて各プロセツサに付属 する固有メモリを有する構成が一般的であつた。この共 40 有メモリには、1つの記憶装置に全てのメモリを集中配 置する構成、各プロセツサに対応するよう複数の記憶装 置に共有メモリを分散配置する構成、及びその中間形態 とがあつた。

[0003]

【発明が解決しようとする課題】しかしながら、共有メ モリを集中配置する構成のシステムでは、複数プロセツ サからのメモリアクセス競合が発生し、パスネツクある いはメモリネツクのために処理効率が低下するという問 題が生じていた。この問題を解決するため、一般的には 50 有記憶手段との間で、そして、共通の伝送媒体と第2及

各プロセツサに付属する固有メモリを追加したシステム が使用されているが、この固有メモリは他のプロセツサ からアクセスすることができないため、共有データを固 有メモリに格納することはできないという問題があつ た。仮に固有メモリに共有データを格納する場合、他の プロセツサに付属する固有メモリに存在する可能性のあ る共有データとの一貫性保持のために、プロセツサ間通 信を頻繁に行わねばならず、そのためにシステムに余分 な負荷がかかるという別の問題が生じていた。

【0004】さらに共有メモリを分散配置する構成の場 合、プロセツサとメモリを対として1つの単位(以下、 PUという)とする場合が多く、PUごとにユニツト番 号(以下、PU-IDという)を設け、PU間でメモリ アドレスの競合が発生しないようPUーIDとPU内の メモリアドレスからシステムの共有メモリアドレスを決 定していた。つまり、システム起動時にシステム構成に 従つて、共有メモリのアドレスがシステム全体で共通す るアドレスとなるようにメモリ配置を行つていた。しか しながらこのようなシステム構成では、例えば、8PU 20 のシステムでメモリ全体でアドレスを連続させる場合、 1 P Uの故障により、物理メモリ空間上に歯抜けが生じ てしまうのでシステムの再構成や再起動が必要となり、 共有メモリ管理が複雑となる欠点があつた。 さらにま た、デイスク装置などの外部装置をシステムに接続し大 量の情報の交換を行う場合はさらに複雑なメモリ管理が 必要となつていた。

【0005】本発明は上記従来例に鑑みてなされたもの で、マルチプロセツサシステムにおいて、各プロセッサ が他のプロセッサ固有のメモリをアクセス可能とし、外 30 部装置や共有メモリとの間のアクセスをより効率的に行 うことを可能とするメモリアクセス方式を提供すること を目的とする。

[0006]

【課題を解決するための手段】上記目的を達成するため に本発明のメモリアクセス方式は以下の様な構成からな る。即ち、複数のプロセッサが共通の伝送媒体を介して 接続されたシステムにおいて、前記複数のプロセツサ各 々に当該プロセッサに前記伝送媒体を介さずに接続され た固有記憶手段と、当該プロセッサからのアドレスを前 記固有記憶手段にアクセスするためのアドレスに変換す る第1のアドレス変換手段と、当該プロセッサからのア ドレスを前記伝送媒体に送出するためのアドレスに変換 するための第2のアドレス変換手段と、当該プロセッサ からのアドレスを当該プロセッサの前配固有配憶手段に アクセスするためのアドレスに変換するための第3のア ドレス変換手段とを設ける。

[0007]

【作用】以上の構成により本発明によれば、各プロセッ サは、第1のアドレス変換手段を介して自らが有する固 3

び第3のアドレス変換手段とを介して他のプロセッサが 有する固有の記憶手段との間でアクセス動作を実行す る。

[8000]

【実施例】以下添付図面を参照して本発明の好適な実施 例を詳細に説明する。

【0009】図1は本発明の代表的な実施例であるマル チプロセツサシステムの構成を示すプロツク図である。 図1において、1は各プロセツサからアクセスされる共 有メモリ、2は各プロセツサユニツト(以下、PUとい 10 う〉と共有メモリ1及び不図示のI/Oシステム等が接 続される共通バス、3a~3b等はPUである。また各 PUは、CPU4、キヤツシユメモリ(以下、キヤツシ ユという) 5、トランスレーシヨンルツクアサイドパツ ファ(以下、TLBという) 6、仮想アドレスから内部 メモリアドレス(以下、内部アドレスという)にアドレ ス変換するページマツブii7、仮想アドレスをシステム 共通中間アドレスに変換するページマツブie8、システ ム共通中間アドレスから内部アドレスに変換するページ マップei9、PU内部からの要求により発生したメモリ 20 アクセスと、外部からの要求によつて発生したメモリア クセスを調停するアピータ10、他のPUから参照可能 な固有メモリ11から構成されている。

【0010】また、キャツシユ5はキャツシユタグやコンパレータ等、キャツシユシステムを構成するのに必要なユニットを包含しているものとする。本実施例では、キャツシュ5はCPU4に外付けされる構成としているが、キャツシュ内蔵型CPUを用いることもできる。

【0011】さてCPU4から発行された仮想アドレスは、キャツシユ5、TLB6、ページマツブi17、及 30 び、ページマツブie8に与えられる。次に、CPU4から発行された仮想アドレスは、初めにキャツシユ5にヒットするかどうかキャツシユ5によつて判別される。キャツシユ5にヒットした場合はTLB6、ページマツブi17、ページマツブie8でのアドレス変換は中止され、ヒットしたデータをCPU4に転送するとともに、ライトヒット時にはキャツシユコヒーレンスプロトコルに従った情報を共通パス2に伝達する。

【0012】これに対してキヤツシユ5において、キヤツシユヒツトがなかつた場合、さらに固有メモリ11に 40 仮想アドレスが存在するかどうかについて、その内部アドレスを保有するTLB6で判別する。ここでTLB6 に、その仮想アドレスに対応するエントリがあれば、該仮想アドレスはTLB6で内部アドレスに変換されアービタ10を経由して固有メモリ11に与えられる。

【0013】この時、同時にその旨がページマツブii7 に通知され内部アドレスへのアドレス変換が禁止され る。さらに、同じ通知がページマツブie8に伝達され、 ページマツブie8によるアドレス変換が禁止される。

【0014】TLB6のエントリに該仮想アドレスのエ 50 ス2を経由して共有メモリ1に与えられる。

ントリが存在しない場合には、ページマツブii7を使用 してアドレス変換を行う。その変換は、メモリマネジメ ントユニツト(MMU)がハードウエア的に実行しても CPU4を介してソフトウエア的に実行しても良い。

【0015】図2は本実施例のアドレスマツピングの状態を示した図である。図2では仮想空間が24ビツトアドレシングアーキテクチュアに基づいてマツピングされるものとしている。

[0016] 図2において、左側から順にPU(3a)で実行中のプロセスの仮想空間、PU(3a)の内部空間(固有メモリ11のアドレス空間)、中間実空間、PU(3b)の固有メモリのアドレス空間)、及び、共有メモリ1の実空間のアドレスマツピングを各々示している。図2によると、PU(3a)で実行中プロセスの仮想空間アドレスのいくつかの部分は、矢印群aによりPU(3a)の固有メモリ11に対応する内部空間にマツピングされていることが示されている。ここで矢印群aは、TLB6またはページマツブii7を介して仮想空間と内部空間との間でアドレス変換が行なわれていることを示す。

【0017】ページマツブie8はCPU4が現在実行しているプロセスの仮想空間をシステム全体の共通な中間実空間にマツブする。中間実空間上には各PU内の固有メモリ、共有メモリ1、及び、不図示のI/OシステムのI/O空間がマツピングされている。図2の矢印群りに示されているように、PU(3a)で実行中のプロセスの仮想空間アドレス及びその他の空間各々は、ページマツブie8の作用で中間実空間上では連続したアドレスとしてマツピングされる。

7 【0018】このようにCPU4から発行された仮想アドレスが固有メモリ11に存在しないと、該仮想アドレスはページマツブie8を通して中間実空間上のアドレスに変換され、ここではじめてPU3外部の共通バス2に中間実アドレスが出力される。

【0019】さて、共通パス2に出力された中間実アドレスは、共有メモリ1もしくは他のPUによつて取り込まれる。このことを示しているのが図2の矢印群 c と矢印 d である。ここで矢印群 c は中間実空間が各PU(ここではPU3a~3b)の固有メモリにページマツブei9の作用によりマツブされることを示している。また矢印 d は、共有メモリ1の実空間アドレスが中間実空間アドレスと同一アドレスを有するようにとられていることを示している。

【0020】まず共有メモリ1にそのアドレスに対応する部分の領域が存在する場合について述べる。

[0021] CPU4から発生された仮想アドレスは、中間実空間上の共有メモリ1がマツブされた空間の定められた領域を示すようページマツブie8により中間実空間アドレスに変換される。中間実空間アドレスは共通パス2を経中して共有メモリ1に与えられる。

--273--

5

【0022】次に、あるPUから発行された仮想アドレスに対応する部分の領域が別のPU(ここでは、PU(3b))の固有メモリに存在する場合を考える。

[0023] PU (3b) の固有メモリはPU (3a) の固有メモリ11と同様にPU(3b)に含まれるペー ジマップeiによつて中間実空間上にマッピングされる。 それで、PU(3a)のページマツプie8に、PU(3 b)のページマップeiによって中間実空間上にマッピン グされたアドレスを準備しておく。このような状態で、 CPU4から発生された仮想アドレスは、中間実空間上 10 のPU (3b) がマツブした空間の定められた領域を示 すようPU (3 a) のページマツブie 8 により中間実空 間アドレスに変換される。中間実空間アドレスは共通パ ス2を経由してPU (3b) に供給される。一方、PU (3b)のページマツブeiでは、供給された中間実空間 アドレスをPU (3b) の内部アドレスに変換し固有メ モリに与える。このようにして、PU (3 a) で発行さ れた仮想アドレスによりPU(3a)のページマツブie 8とPU (3b) のページマツプeiを経由することによ つて、PU (3b) の固有メモリをアクセスできる。

【0024】以上説明したように、固有メモリ11はTLB6、ページマツプi17、及び、ページマツプei9の3つの経路でアクセスされる。しかし、TLB6とページマツプi17からのアクセスは排他的に発生するので、TLB6またはページマツブi17を通じたPU内部からのアクセスと、ページマツプei9による外部からのアクセス経路をもつことになる。

【0025】本実施例においては、PU内部からのアクセスを優先するようアービタ10を使用させ、外部アクセスが実行中であつても、そのサイクルの終了後、直ち 30に、内部アクセスを割り込ませて優先的に実行し、内部アクセス動作が終了後、外部アクセスを再開するように固有メモリへのアクセス優先権を制御している。

【0026】従つて本実施例に従うなら、共有メモリ1がマツプされた空間の定められた領域を示すアドレスと、PU(3b)の固有メモリ(不図示)がマツピングされた中間実空間を示すアドレスをPU(3a)のページマツプie8に準備しておくことにより、PU(3a)のCPU4で発生した仮想アドレスで共有メモリ1とPU(3b)の固有メモリをアクセスすることができる。さらに、固有メモリに対する自プロセツサからのアクセスを他プロセツサからのアクセスに優先させることによつて、自プロセツサ内での処理効率の低下を防止することができる。

[0027]

【他の実施例】前述の実施例においては、共有メモリは中間実空間と同一アドレスにマツピングし、中間実空間から各PUの内部空間へのアドレス変換には各領域のベースアドレスのみをシフトさせ各領域それ自体は連続したアドレス空間としてマツピングするものとして説明し 50

た。本実施例では共有メモリを、共有メモリと共通バスとの間に別のページマツブを置くことにより、さらに中間実空間を所定の小さな処理単位(以下、ページという)ごとに収り扱い、その単位ごとに任意の中間実空間を共有メモリの実空間や各PUの内部空間にマツピングする例について、さらにはデイスク装置などの外部装置と情報交換をする例について説明する。

【0028】なお本実施例においては、共有メモリと共 通バスとの間に別のページマツブを設ける以外、或は、 外部装置との情報交換のために共通バスに接続する入出 カプロセツサを設ける以外は前述の実施例で用いたメモ リアクセス装置と同じ構成の装置を用いるので、装置参 照番号は図1と同じものを使用し、前述の実施例と共通 な装置各部の説明は省略する。

【0029】最初に固有のページマツブを有する共有メモリを共通パスに接続した場合について説明する。

【0030】図3は本実施例で用いる共有メモリ12の 構成を示す図であり、メモリ部14と共通バス2との間 にページマツブem13を設けている。このページマツブ 20 em13により、共通バス2上の中間実アドレスがメモリ 部14をアクセスするためにメモリ部14の内部アドレ スに変換される。

【0031】図4は本実施例におけるアドレス空間のマツピングを示した図である。図4を用いて、PU(3 a)で実行中のプロセスが共有メモリ12へアクセスする場合と、PU(3 b)の固有メモリへアクセスする場合について説明する。

【0032】まず、PU(3a)で実行中のプロセスの仮想空間のページは、ページマツブie8により、中間実 30空間アドレスC0~Cmaxの領域にアドレス変換される。次に、中間実空間アドレスは共有メモリ12内部のページマツプem13によりメモリ部14の内部アドレス変換される。このとき、メモリ部14への内部アドレス変換はページ単位に実行されるので、ページサイズ単位に連続したアドレスがメモリ部14に存在すれば、アドレス変換は正常に実行される。従つて、たとえ共有メモリ1の一部に障害がありアクセス不能である場合(図4の共有メモリの実空間の[×××××]で示す箇所)でも、そこを使用せずとも中間実空間をマツブすること ができる。

【0033】次に、PU (3b) の固有メモリヘアクセスする場合について述べる。

【0034】まず、図4に示すPU(3a)で実行中のプロセスのテキストの一部のページ(SA)のアドレスは、ページマツブie8によるアドレス変換で中間実空間上の領域(SC)のアドレスに変換される。次に、PU(3b)のページマツブeiによりPU(3b)の固有メモリのある領域(SB)にマツブされる。本実施例では、PU(3a)で実行中のプロセスの一部のページ、特にプロセス実行のための世番無域を図4に示す公納領

0 特にプロセス実行のための共通領域を図4に示す斜線領

域のようにPU (3 a 及び3 b) のそれぞれの内部空間 にマツピングすることで、高速に応答可能な内部メモリ を利用している。次に、外部装置との情報交換を行う場 合について説明する。

【0035】コンピユータシステムでは、デイスク装置 のような外部装置と入出力処理を実行して大量のデータ 転送をデイスクとメモリとの間で実行する場合がしばし ばある。

【0036】ここで図5に示すような構成をもつ1/0 共通パス2を通して接続される場合について考える。 I **/Oプロセツササブシステム15(以下、I/Oプロセ** ツサという) は、I/Oプロセツサ専用CPU16(以 下、I/O CPUという)、I/Oプロセツサ専用ロ ーカルメモリ17(以下、ローカルメモリという)、D MAC (ダイレクトメモリアクセスコントローラ) 1 8、外部装置とシリアル通信を行う通信インタフエース 19 (以下、通信 I / Fという)、そして、デイスク装 置21との入出力処理制御を実行するデイスクI/F2 0で構成されている。

【0037】このような1/0プロセツサ15を用い て、システム外部と通信 I / F19及びデイスク I / F 20を介しての共有メモリ1及び固有メモリ11との間 の大量データ転送は、I/O CPU16やDMAC1 8の作用によつてローカルメモリ17を介して実行され る。

[0038] 例えば、デイスク21から共有メモリ1に 対して4ページ分の連続データを入力する場合、 I/O CPU16はデイスクI/F20とDMAC18の初 期値をセツトし、DMAC18の制御により4ページ分 30 のデータをデイスク21からローカルメモリ17に読み 込む。次に、I/O CPU16で実行可能なインスト ラクションの1つである転送命令を連続的に実行するこ とにより、ローカルメモリ17から共有メモリ1に4ペ ージ分のデータを転送する。ここで、既に説明したよう に、共通パス2では中間実アドレスによるアクセスによ つて、メモリ空間は連続した領域となつているので、ペ ージ境界を考慮することなく、I/OCPU16は連続 的に転送命令を実行できる。このことは、I/O CP U16の中間的な介在なしにDMAC15が実行しても 40 良いことを示している。

【0039】さらに、このようなデータの転送は、1/ O CPU16やDMAC18の能力によつては、ロー

カルメモリ14を介することなく、通信 I / F 19或は デイスク I / F 19がと共有メモリ1や固有メモリ11 に対してデータ転送を実行することも可能である。

【0040】従つて本実施例に従うなら、共有メモリ1 の一部に障害があり使用不能であつたとしても、ページ マツブemがその障害部分を使用せず中間実空間をマツプ することができるので、プロセツサから見れば自らの仮 **規空間のみを意識して共有メモリ1に対するアクセスを** 行うことができる。また、中間実アドレスを用いること プロセツササプシステム15が、図1に示すシステムと 10 によつて、メモリ空間を連続的に取り扱うことができる ので、外部装置からの大量データをDMAによりCPU の介在なしに高速で入出力することが可能となる。

[0041]

[発明の効果] 以上説明したように本発明によれば、マ ルチプロセツサシステムにおいて、例えば、共有メモリ やデイスク装置などの各プロセツサユニット外部の装置 との間のアクセスをシステム共通のアドレス空間を用い て実行できるので、アドレス空間管理が簡単になるとい う効果がある。

【図面の簡単な説明】 20

【図1】本発明の代表的な実施例であるマルチプロセツ サシステムの構成を示すプロツク図である。

【図2】アドレス空間のマツピングを示す図である。

【図3】他の実施例に従う共有メモリの構成を示すプロ ツク図である。


【図4】他の実施例に従うアドレス空間のマツピングを 示す図である。

【図5】 I /Oプロセツササブシステムの構成を示すブ ロツク図である。

【符号の説明】

- 1 共有メモリ
- 2 共有パス
- 3a~3b プロセツサユニツト
- 4 CPU
- 5 キヤツシユメモリ
- 6 TI.B
- 7 ページマツブii
- 8 ページマツブie
- 9 ページマツブei
- 10 アービタ
 - 11 固有メモリ
 - 13 ページマツプem

[図1]



【図2】

【図3】

